Khai Giảng Lớp Thiết Kế Vi Mạch Sơ Cấp – IC Design Foundation

Khóa học Thiết Kế Vi Mạch Sơ Cấp được xây dựng nhằm trang bị cho học viên nền tảng vững chắc về thiết kế IC số, bao gồm ngôn ngữ mô tả phần cứng (HDL), thiết kế các lõi IP cơ bản và xây dựng môi trường kiểm thử (testbench) theo tiêu chuẩn công nghiệp.

Với chương trình đào tạo bài bản và đội ngũ giảng viên nhiều kinh nghiệm trong ngành vi mạch, khóa học giúp học viên từng bước tiếp cận quy trình thiết kế ASIC, hiểu rõ kiến trúc IP/SOC và làm chủ các công cụ mô phỏng chuyên dụng.

Thời lượng đào tạo: 3 buổi/tuần – 2,5 tháng
Hình thức: Học trực tiếp tại trung tâm
Chứng nhận: Cấp sau khi hoàn thành khóa học 

---

Thời Khóa Biểu Dự Kiến

• Lớp Sơ Cấp 1: Thứ 2 – 4 – 6 (19:00 – 21:00)
• Lớp Sơ Cấp 2: Thứ 3 – 5 – 7 (19:00 – 21:00)

Địa điểm: Lầu 10, Tòa nhà Thủy Lợi 4, 205A Nguyễn Xí, P.13, Q. Bình Thạnh, TP.HCM

---

Đối Tượng Phù Hợp

Khóa học được thiết kế dành cho:

• Sinh viên năm 2–4 các ngành Công nghệ Thông tin, Điện tử, Cơ điện tử.
• Người chuẩn bị thực hiện đồ án tốt nghiệp theo hướng thiết kế vi mạch.
• Người mong muốn theo đuổi nghề nghiệp trong lĩnh vực IC Design/Verification.
• Người cần trang bị nền tảng vững chắc để phát triển lâu dài trong ngành vi mạch.

---

Mục Tiêu Đào Tạo

Sau khi hoàn thành khóa học, học viên có thể:

• Hiểu và mô tả được quy trình thiết kế ASIC từ RTL đến mô phỏng.
• Thiết kế và mô phỏng các mạch số cơ bản bằng Verilog HDL.
• Xây dựng testbench theo chuẩn công nghiệp, bao gồm checker, monitor và testplan.
• Thiết kế một IP cơ bản và chạy mô phỏng tự động trên môi trường Linux.
• Tự tin tiếp tục học lên các khóa nâng cao hoặc tham gia phỏng vấn vị trí IC Design/Verification Fresher.

---

Nội Dung Đào Tạo (3 tháng)

Khóa học bao gồm kiến thức nền tảng về ASIC và các kỹ năng thực hành cần thiết:

• Cấu trúc CMOS cơ bản và ứng dụng trong thiết kế cổng logic.
• Quy trình thiết kế ASIC từ ý tưởng đến mô phỏng.
• Ngôn ngữ Verilog HDL ở các mức: behavioral, RTL, gate-level.
• Mô tả và kiểm thử mạch số bằng testbench.
• Xây dựng môi trường mô phỏng và xác minh thiết kế.
• Thiết kế IP cơ bản và mô phỏng tự động trên Linux.

---

Chi Tiết Chương Trình

A. Bài Học Lý Thuyết

• ASIC Design Flow – Quy trình thiết kế IC số.
• IC Architecture: IP & SoC – Kiến trúc IP và SoC.
• FPGA & ASIC – So sánh và ứng dụng.
• Digital Circuit Design – Ôn tập mạch tổ hợp & FSM.
• Verilog/VHDL cho RTL và Testbench.
• CMOS Library Design Theory – Thiết kế cổng số bằng CMOS.
• IP Architecture Design – Thiết kế kiến trúc IP.
• Verilog HDL + AMBA Bus – Thiết kế IP trong vi điều khiển sử dụng AMBA Bus.
• Build Simulation Environment – Xây dựng môi trường mô phỏng tự động hóa.

B. Bài Học Thực Hành

• Linux Commands & Shell Scripting.
• VIM Editor.
• Lập trình Shell: Cshell, Bash, Makefile.
• EDA Simulator Tools – Sử dụng công cụ mô phỏng để kiểm tra thiết kế.
• Thiết kế mạch tổ hợp + testbench bằng Verilog.
• Thiết kế Decoder + testbench.
• Kiến trúc testbench cho Decoder – CPU Model, VIP, checker.
• Thiết kế Encoder + testbench.
• Kiến trúc testbench cho Encoder.
• Thiết kế IP cơ bản – Controller + ARM Bus Interface.
• Testbench tự động cho IP cơ bản – Checker, testplan, tests.
• Thiết kế và xác minh một IP thực tế trong MCU (phiên bản rút gọn).