

Verilog

Dr. Jürgen Ruf

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Inhalt

- **Motivation und Einleitung**
- **Verilog**
 - Beschreibung von Hardware mit Verilog
 - Hardwaresimulation/-verifikation
- **SystemC**
- **Esterel**
- **Systemsynthese**
- **Optionale Themen**


Jürgen Ruf

Systembeschreibungssprachen SS 2002

Schaltungsbeschreibungen

Schaltungen bestehen aus

- Komponenten
- und Verbindungen dieser Komponenten



Zu komplex für große Schaltungen


Jürgen Ruf

Systembeschreibungssprachen SS 2002

Hierarchiebildung

Zusammenfassung von Teilen zu neuen Modulen

- Gatter, FlipFlops
- ALU, Register, Speicher,
- Prozessor



Jürgen Ruf

Systembeschreibungssprachen SS 2002

Algorithmische Beschreibung

Strukturelle Beschreibung ist oft zu komplex für große Entwürfe (mit 20 Millionen Gattern)

⇒ algorithmische Beschreibungen notwendig

Das Verhalten der Module wird durch eine (imperative) Programmiersprache definiert, diese ist Teil der Hardwarebeschreibungssprache

Algorithmische Beschreibung II

Besonderheiten von Hardware:

- Funktionen verbrauchen Zeit
⇒ Zeitbegriff
- Funktionen können parallel arbeiten
⇒ parallele Tasks
- Kommunikation zwischen Modulen
⇒ Signale und Ereignisse (events)
- zweiwertige Logik nicht ausreichend
⇒ mehrwertige Logik (0,1,x,z)


Verilog

- entwickelt von Philip Moorby 1983/1984 bei Gateway Design Automation
- wurde anfangs gemeinsam mit dem Simulator entwickelt
- 1987 Verilog-basiertes Synthesewerkzeug von Synopsys
- 1989 Gateway wurde von Cadence aufgekauft
- Verilog wird public domain um mit VHDL zu konkurrieren

Jürgen Ruf

Systembeschreibungssprachen SS 2002


Strukturelle Beschreibung: Multiplexer



Jürgen Ruf

Systembeschreibungssprachen SS 2002

Strukturelle Beschreibung: Multiplexer



Jürgen Ruf

Systembeschreibungssprachen SS 2002


Strukturelle Beschreibung: Multiplexer

```

module mux (out, a, b, sel);
    output out;
    input a, b, sel;

    not i1 (seln, sel);
    and i2 (sela, a, sel);
    and i3 (selb, b, seln);
    or i4 (out, sela, selb);

endmodule
    
```



Jürgen Ruf

Systembeschreibungssprachen SS 2002

Hierarchie: Multiplexer 2


```

module mux2 (out, a, b, sel);
output [1:0] out;
input [1:0] a, b;
input sel;

mux hi (out[1], a[1], b[1], sel);
mux lo (out[0], a[0], b[0], sel);

endmodule

```



Jürgen Ruf


Systembeschreibungssprachen SS 2002

Modulverbindung durch Portnamen

```

module mux2 (o, x, y, s);
...
mux hi (    .out(o[1]),
           .a(x[1]),
           .b(y[1]),
           .sel(s));
mux lo (    .sel(s),
           .b(y[0]),
           .a(x[0]),
           .out(o[0]));

```



Jürgen Ruf

Systembeschreibungssprachen SS 2002

Kommentare

// Zeilenkommentar bis zum Zeilenende

/* Bereichskommentar kann über
mehrere Zeilen bis zum schließenden
Kommentarzeichen gehen */

Preprozessor

Macros

- Definition
`define opcode_add 33
- Anwendung
b = `opcode_add

Preprozessoranweisungen

- `ifdef
- `else
- `endif

Bezeichner

- Buchstaben (a-z,A-Z), Zahlen (0-9) oder _ \$
- beginnt mit Buchstabe oder _
- case sensitive
- maximal 1024 Zeichen lang
- Escaped identifier
 \hier/kann?jedes:Zeichen.kommen

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Logikwerte

- 0 : logisch falsch, niedriger Signalpegel
- 1 : logisch wahr, hoher Signalpegel
- x : unbekannt (don't care)
- z : hochohmig (keine Verbindung)

```
8'b0  00000000
8'bx  xxxxxxxx
8'b1x 0000001x
8'hzx  zzzzxxxx
```

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Zahlen

Bits, Bitvektoren

Bitbreite	'	Basis	Werte
-----------	---	-------	-------

8' b11001001

8' hff

16' d12

12' o777

- Integers, Reals

- Bitbreite ist maschinenabhängig (z.B. 32 Bit)
- vorzeichenbehaftete Arithmetik

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Netze (von Bitvektoren)


- Verbinden Module
- es gibt mehrere Netztypen:
 - wire (tri)
 - wand (triand)
 - wor (trior)
 - tri1, tri0
 - supply1, supply0
- Es können Bitvektoren gebildet werden, z.B.:
wire [63:32] high;

Jürgen Ruf


Systembeschreibungssprachen SS 2002

Resolution

In HW haben Logiksignale genau einen “Treiber”



Ausnahme:
Busse



Verhalten hängt vom Netztyp ab:

- wire: nur ein Treiber erlaubt
- wand: Konjunktion der Treibersignale
- wor: Disjunktion der Treibersignale
- tri0: wie wand mit pulldown (kein Treiber $\Rightarrow$ Leitung=0)
- tri1: wie wand mit pullup (kein Treiber $\Rightarrow$ Leitung=1)
- supply0, supply1: kein Treiber erlaubt

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Grundlegende Sprachelemente VI

Operatoren:

- arithmetische: +, -, *, /, %
- logische: &, &&, |, ||, ^, ~, !, <<, >>, <<<, >>>
- Reduktion: &, |, ^, ~&, ~|, ~^
- relationale: <, <=, >, >=, ==, ===, !=, !==
- bedingter Operator:
cond ? true_exp : false_exp
- concatenation: { ... }
x = { a, b, c };
{x,y} = 8'b10011101;

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Beschreibung von Schaltnetzen

- Mit “built-in primitives” (siehe MUX)
- Mit “continous assignment“

```
module sn(out, in1, in2);  
  output out;  
  input in1, in2;
```

```
  assign out = in1 & in2;
```

```
endmodule
```

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Beschreibung von Schaltnetzen

- Mit “built-in primitives” (siehe MUX)
- Mit “continous assignment“

```
module sn(out, in1, in2);  
  output [32:0] out;  
  input [31:0] in1, in2;
```

```
  assign out = in1 + in2;
```

```
  // hunderte von Gattern
```

```
endmodule
```

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Beschreibung von Schaltnetzen

- Mit “built-in primitives” (siehe MUX)
- Mit “continous assignment“

```
module sn(out, in1, in2);  
  output [63:0] out;  
  input [31:0] in1, in2;
```

```
assign out = in1 * in2;  
// tausende von Gattern  
endmodule
```

Continous Assignment Beispiel

```
module mux (out, in1, in2, sel);  
  output out;  
  input in1, in2, sel;
```

```
assign out = sel ? in2 : in1;  
  
endmodule
```

Verhaltensbeschreibung

initial

jeder initial-Block jedes Modules wird zu Beginn der Simulation genau einmal bis zum Ende ausgeführt.

always

jeder always-Block jedes Modules wird zu Beginn der Simulation ausgeführt und wird dann zyklisch immer wiederholt.

Alle Blöcke arbeiten parallel

Jürgen Ruf

Systembeschreibungssprachen SS 2002


Beispiele

```
module test;
```

```
initial $display("init block 1");
```

```
initial $display("init block 2");
```

```
endmodule
```



Systemtask für Bildschirmausgabe

Was erscheint auf dem Bildschirm?

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Beispiele

```
module test;
```

```
initial $display("init block 1");
```

```
initial $display("init block 2");
```

```
always $display("always block");
```

```
endmodule
```

Was erscheint auf dem Bildschirm?

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Der Zeitoperator

Alle bisher gezeigten Operationen sind
(Simulations-) zeitfrei

Mit dem Operator # kann Zeit verbraucht
werden

```
module test;
```

```
initial #2 $display("init block 1");
```

```
initial #5 $display("init block 2");
```

```
endmodule
```

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Sequentielle Schachtelung

Mehrere Anweisungen können mit begin-end zusammengefaßt werden.

Alle eingeschlossenen Anweisungen werden sequentiell abgearbeitet.

```
module test;  
initial  
    begin  
        $display("init block 1");  
        $display("init block 2");  
    end  
endmodule
```

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Sequentielle Schachtelung II

Zeit vergeht "sequentiell", d.h. relativ zum letzten Zeitpunkt

```
module test;  
initial  
    begin  
        #2 $display("init block 1");  
        #2 $display("init block 2");  
    end  
endmodule
```

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Parallele Schachtelung

Mehrere Anweisungen können mit fork-join zusammengefaßt werden.

Alle eingeschlossenen Anweisungen werden parallel abgearbeitet.

```
module test;  
  initial  
    fork  
      $display("init block 1");  
      $display("init block 2");  
    join  
  endmodule
```

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Parallele Schachtelung II

Da alle Anweisungen parallel abgearbeitet werden, wird Zeit immer absolut gemessen

```
modu  
init  
fo  
  
join  
endmodule
```

Begin-end Blöcke und
fork-join Blöcke können
beliebig geschachtelt werden

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Register

```
reg val [7:0];
```

- Wird in algorithmischen Beschreibungen verwendet
- nur interne Signale und outputs können Register sein
- können auch zur Schaltnetzmodellierung verwendet werden

- Memories:

```
reg [7:0] mem [0:1023];
```

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Ereignisse

Zur Kommunikation

- Definition: `event start;`
- versenden: `-> start;`
- abfangen: `@start`
- abfangen mehrere Ereignisse: `@(e1 or e2)`
- Ereignisse von Signalen

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Ereignisse Beispiel: DFlipFlop

```
module dff (out, clock, in);  
  output out;  
  input clock, in;  
  reg out;  
  
  always @(posedge clock)  
    out = in;  
  
endmodule
```

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Ereignisse Beispiel: Multiplexer

```
module mux (out, in1, in2, sel);  
  output out;  
  input in1, in2, sel;  
  reg out;  
  
  always @(in1 or in2 or sel)  
    if (sel) out = in2  
    else    out = in1  
  
endmodule
```

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Ereignisse Beispiel: FehlerMux

```
module mux (out, in1, in2, sel);  
  output out;  
  input in1, in2, sel;  
  reg out;  
  
  always @sel  
    if (sel) out = in2  
    else     out = in1  
  
endmodule
```

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Ereignisse - Beispiel

```
module processor (clock, ...);  
  initial -> reset;  
  always @(reset or fetch) begin  
    @(posedge clock)...  
    ... // fetch code  
    -> execute;  
  end  
  
  always @execute begin  
    @(posedge clock)...  
    ... // execute code  
    -> store;  
  end  
end
```

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Levelabhängiges Warten

```
wait (boolean-expression);
```

Falls boolean-expression wahr ist, wird direkt mit der nachfolgenden Anweisung im Programmfluß fortgefahren

Falls boolean-expression falsch ist, dann wird der Programmfluß solange unterbrochen bis der Ausdruck wahr wird

Kontrollfluß

Bedingung

- **if** (cond) statement
- **if** (cond) statement1
 else statement2
- **case** (sel)
 - 3 : y = a
 - 2'b0x : y = b
 - default** : y = 2'bxx**endcase**
- **casez, casex (nächste Folie)**

Matching beim case-Statement

Vergleichswert	case	casez	casex
0	0	0	0
1	1	1	1
x	x	x	0 1 x z
z	z	0 1 x z	0 1 x z
?	unbenutzt	0 1 x z	unben.

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Kontrollfluß II

Schleifen

- **forever** statement

```
module ClockGen (clk);  
  output clk;  
  reg clk;  
  
  initial begin  
    clk = 0;  
    forever #50 clk = ~clk;  
  end  
endmodule
```

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Kontrollfluß II

Schleifen

- **forever** statement
- **repeat** (num) statement

```
module ClockGen (clk);  
  initial repeat (5) $display("hallo");  
endmodule
```

Kontrollfluß II

Schleifen

- **forever** statement
- **repeat** (num) statement
- **while** (cond) statement
- **for** (init; cond; incr) statement

Zuweisungen in algorithmischen Blöcken

var = expression;

Beispiel

```
initial begin
    x = 3;
    y = 4;
    fork
        x = y;
        y = x;
    join
end
```

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Zuweisungen mit Verzögerung

#num var = expression;

Beispiel

```
initial begin
    x = 3;
    y = 4;
    fork
        #1 x = y;
        #1 y = x;
    join
end
```

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Zuweisungen mit intra-assign delay

var = #num expression;

Beispiel

```
initial begin
  x = 3;
  y = 4;
  fork
    x = #1 y;
    y = #1 x;
  join
end
```

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Nichtblockierende Zuweisungen

var <= #num expression;

Beispiel

```
initial begin          initial begin
  x = 3;                x = 3;
  y = 4;                y = 4;
  begin                begin
    x <= #1 y;          x = #1 y;
    y <= #1 x;          y = #1 x;
  end                  end
end                    end
```

Jürgen Ruf

Systembeschreibungssprachen SS 2002

procedural continuous assignment

- werden in algorithmischen Blöcken verwendet: `assign x = y;`
- haben höhere Priorität als andere Zuweisungen
- können mit `deassign` aufgehoben werden: `deassign x;`

Beispiel: FlipFlop mit Rücksetzeingang

```
module ffr (o, c, i, r);  
  output o;  
  input c,i,r;  
  reg o;  
  always @(posedge c)  
    o = i;  
  always @(posedge r)  
    o = 0;  
endmodule
```

Nun ist der Ausgang „fest“ auf 0 gesetzt

Was passiert wenn r (reset) mehrere Takte aktiv bleibt?

Beispiel: Multiplexer

```
module mux (out, a, b, c, d, sel);
output out;
reg out;
input a, b, c, d;
input [1:0] sel;
always @sel
    case (sel)
        2'b00 : assign out = a;
        2'b01 : assign out = b;
        2'b10 : assign out = c;
        2'b11 : assign out = d;
    endcase
endmodule
```

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Zuweisungen Zusammenfassung

Zuweisungstyp	LHS	Wann ausgeführt	Wo im Modul
Procedural assignment	reg	Bei Aufruf	In alg. Blöcken
Continuous assignment	net	Bei RHS-Änderung	Im umgebenden Modul
Procedural continuous assignment	reg	Bei Aufruf, dann immer bei RHS-Änderung	In alg. Blöcken

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Tasks

- dienen zum „verkapseln“ von Verhalten
- werden innerhalb von Modulen definiert
- können auf umgebende Daten zugreifen
- können inputs und outputs haben
- können Verzögerungszeiten beinhalten
- Daten innerhalb eines Tasks gibt es nur einmal auch wenn mehrere identische Tasks laufen

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Beispieltask

```
module counter(out, clk, reset);
  output [7:0] out;
  reg [7:0] out;
  input clk, reset;

  always @clk
    if (reset) out = 0;
    else incr(out);

  task incr;
  inout [7:0] x;
    x = x + 1;
  endtask
endmodule
```

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Funktionen

- dienen zum „verkapseln“ von Verhalten
- werden innerhalb von Modulen definiert
- kann auf umgebende Daten zugreifen
- können inputs haben
- liefern immer ein Ergebnis zurück
- dürfen keine Verzögerungszeiten beinhalten
- Daten innerhalb einer Funktion gibt es nur einmal, d.h. es gibt keinen Laufzeitstack

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Beispielfunktion

```
module mux (out, a, b, c, d, sel);
  output out;
  input [1:0] sel;
  input [7:0] a, b, c, d;

  assign out = muxfunct(sel,a,b,c,d);

  function [7:0] muxfunct;
    input [1:0] sel;
    input [7:0] a,b,c,d;
    case (sel)
      2'b00 : muxfunct = a;
      2'b01 : muxfunct = b;
      2'b10 : muxfunct = c;
      2'b11 : muxfunct = d;
    endcase
  endfunction
endmodule
```

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Parametrisierte Module

- Dienen zur Beschreibung generischer Module
 - variable Bitbreite
 - variable Verzögerungszeiten
- Parameter müssen vor der Simulationszeit festgelegt werden
- Parameter werden mit dem Schlüsselwort `parameter` definiert
- Parameter sind defaultmäßig vom Typ `integer`

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Beispiel: N-Bit Addierer

```
module nadder(cout, sum, a, b, cin);  
parameter size = 32;  
parameter delay = 1;  
output [size-1:0] sum;  
output cout;  
input [size-1:0] a, b;  
input cin;  
  
assign #delay {cout,sum} = a + b + cin;  
  
endmodule
```

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Instanziierung

- Durch den Parameternamen

```
nadder a1 (z, a5, b5, c5, x);
```

defparam a1.size = 16;
defparam a1.delay = 4;
- Durch die Parameterreihenfolge

```
nadder #(16, 4) a1 (z, a5, b5, c5, x);
```
- Durch Parameternamensliste


```
nadder #(.size(16), .delay(4))  
a1 (z, a5, b5, c5, x);
```

Jürgen Ruf

Systembeschreibungssprachen SS 2002

User defined primitives (UDP)

- Logikbeschreibung durch Wahrheitstabelle

- k Genau ein Ausgangsport 

- effizient in der Ausdrucksform

```
primitive mux (y, sel, a, b);  
output y;  
input sel, a, b;  
table //s a b : y  
0 0 ? : 0  
0 1 ? : 1  
1 ? 0 : 0  
1 ? 1 : 1  
endtable  
endprimitive
```

Reihenfolge!

Matcht 0, 1, x

Nichtaufgeführte Kombinationen
liefern ein x am Ausgang

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Sequentielle UDPs

```
Primitive dff (q,clk,in);
```

```
output out;
```

```
reg q;
```

```
input clk, in;
```

```
table //c i : q : q'
```

```
    r 0 : ? : 0
```

```
    r 1 : ? : 1
```

```
    f ? : ? : -
```

```
    ? * : ? : -
```

```
endtable
```

```
endprimitive
```

Aktueller Zustand
neuer Zustand

r	steigende Flanke
f	fallende Flanke
*	beliebige Änderung
-	Ausgang bleibt unverändert

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Systemtasks

- Simulationskontrolle
 - \$finish: Simulation beenden
 - \$stop: Simulation anhalten $\Rightarrow$ interaktiver Modus
- Bildschirmausgabe
 - \$display: formatierte Text- und Wertausgabe
 - \$write: wie \$display ohne Zeilenumbruch
 - \$strobe: Ausgabe von Werten, wenn sie stabil sind
 - \$monitor: Wertausgabe bei Veränderung

Jürgen Ruf

Systembeschreibungssprachen SS 2002

Systemtasks

- Filezugriff
 - Filehandles sind integer (maximal 32)
 - \$fopen("file1"), \$fclose(i)
 - \$fdisplay, \$fwrite, \$fstrobe, \$fmonitor
- Signalverlaufsausgabe generieren
 - \$dumpfile("wave.vcd")
 - \$dumpvars(0, top)
 - \$dumpflush